推土机晶体管数目大揭秘 凭空减少8亿？

jeehom

据著名硬件网站Anandtech创始人兼站长Anand Lai Shimpi刚刚透露的消息，AMD公关部门和他取得联系，称此前八核心推土机架构CPU的晶体管数量有误，实际数量不是20亿而是12亿。

( P6 P( Y7 O$ f& O8 P- U推土机实际晶体管数目大揭秘
) Q7 g. _& c9 C6 X
AMD没有对新的数字做出进一步说明，也没有透露为何此前公布的数字有误。AMD PR补充，4模块8核心推土机的die面积没有变化，仍为315平方毫米。
) u- `6 l2 M$ u) D0 C1 D
; ]1 x8 x/ s: ?/ m7 |市面常见CPU核心数量、制程工艺、晶体管数量与die面积大比拼
3 G1 K% Y2 Z5 {/ x3 K+ Z+ m
CPU参数比较
8 d6 J' C& a" \& WCPU
       
  `9 ~5 w2 }) t; W. O制程工艺
       
核心数量
1 c9 c; _+ [' L; P) L       
& h, e( j! r" N4 e6 {" [( i晶体管数量
4 k/ A1 q# k- q  E       
* M9 ]  J" [4 M: I" p3 _! W; WDie面积
' Y4 B4 {8 ~7 R2 R& \2 w9 v( E! UAMD Bulldozer
# b" O: X3 w: l9 ~  U1 C7 b3 y       
2 A! b" Q0 B( y0 J32nm
       
( K* C: x% j$ r( U$ Y' |4 W8
       
20亿
       
/ E8 e& @; k- u. D( R+ k, m6 p315mm2
AMD Thuban
       
45nm
+ ^) |) m  G& `) E7 Q       
6
       
% g8 e' K. L6 d3 Q. D9.04亿
       
346mm2
AMD Deneb
       
1 P* H! l3 V+ F" ?% {8 A$ o4 B45nm
       
4
       
7.58亿
8 e9 r: }6 c+ c* Q! e       
258mm2
Intel Gulftown
       
; I1 D8 H. d1 X8 {$ V: O5 j32nm
       
% V1 U2 t1 N% g: W" g6
8 U, X" s9 Y) ~. r       
+ `6 E( c  p& M4 F4 ?( V1 p  G11.7亿
       
6 Y4 i& F  w. A) W240mm2
# Y) ?3 l" s' L0 E* n( @- rIntel SNB-E
5 I( _( D$ a8 N. l: b( _2 e       
) {4 _2 h3 m2 @" `32nm
       
6
8 F5 x# y) [: K, a9 ~       
# K) s4 f& Z5 E22.7亿
       
435mm2
% ]7 m8 \7 H( T9 q2 ~0 m" IIntel Nehalem
/ k$ u2 n( g" |: W) W0 {& I* t3 }3 d       
45nm
       
4
9 n- F2 K" B8 u7 k( A% j       
7.31亿
# [: b& C9 i" ~. J- P0 Z       
263mm2
Intel SNB
; h5 ?. q3 m9 m" Z- I7 Y, b       
32nm
       
5 ]2 C: _# ~$ `, g+ c0 z4
       
5 _% ~4 g' V6 }7 c7 a( e( q1 K( ^/ c9.95亿
       
216mm2
5 [: }7 `$ Z7 OIntel Lynnfield
       
& `1 B# q# p$ v. C6 n3 u45nm
  [. A, l+ j$ T+ s9 a. H       
4 C8 K% j% c, i' F, c4
       
. Z# N1 Z) J0 u; s7 V) `$ `0 r7.74亿
       
$ i! E' Y! H* j$ Q* P& l& e296mm2
& K: p/ O) T+ o8 PIntel Clarkdale
+ c) c0 `% o" ~       
4 `- D$ r+ l# l" C& ^2 ?32nm
5 m: a" X! u1 x' M; Y$ v       
6 U9 ~; k) s$ u/ j2
       
3.84亿
       
5 E9 i* {- V  ], T$ N. b81mm2
Intel SNB(GT1)
, [0 i# i) c6 u' l       
5 E, D: ~6 G; H! W; N32nm
( E" ^) W! r; j% }6 f2 ]: k       
: r. w0 T5 e$ ]2
  D+ m/ s/ O5 t& k5 \; C6 g  l       
7 i( @* W9 ]: @: e  q5.04亿
: D9 N+ O9 S9 I  _. k  s       
131mm2
. L1 H, p/ Q% a$ a" IIntel SNB(GT2)
       
32nm
6 `6 O% y/ p2 t/ A6 i; O) A/ [       
2
( z9 V5 z, q5 n% \. n       
4 G8 }8 m# i$ W$ t2 `6 [6.24亿
       
: ?0 S3 A( C- W! D! m: t5 o8 G2 J149mm2
, N+ @$ h1 N4 M, I0 b
尽管实际的晶体管数量削减了约40%，不过AMD首款32nm工艺的高端CPU晶体管密度还是远大于它的45nm产品。

5 o0 j. K% F: j8 J. U! D2 e% B+ q推土机实际晶体管数目大揭秘
  B. l8 z6 O* ]
9 W4 w% {; [- |/ K* W晶体管密度不仅仅取决于制造工艺，包括芯片的细节比如逻辑模块、缓存部分和I/O晶体管都对die的最终设计有影响。高晶体管密度通常更受制造工厂的欢迎（每die的缺陷更少，一块晶圆能切割的成品更多，成本更低等），不过对于终端用户来说这都无所谓，性价比或者能耗比才是王道。